外接I2C接口选择ESD二极管时，先按SCL、SDA的上拉电压确定VRWM，再把器件漏电和结电容放进总线计算。I2C是开漏结构，线路上升依赖上拉电阻给总电容充电；电容增加会让上升沿变慢，漏电增大会降低高电平余量。

板内短距离I2C和通过线缆、排针连接外部模块的I2C，ESD风险不同。后者还会增加线缆电容、地偏移和插拔瞬态，不能照搬主板内部的裸线方案。

VRWM按上拉电压还是芯片电源选择

按线路实际最高电压选择。SCL与SDA可能上拉到1.8 V、3.3 V或5 V，未必等于主控电源。电平转换器两侧也可能使用不同电压，保护器件应放在外接端对应的一侧。

选型前列出：

• SCL、SDA的上拉电压与容差；
• 上电、掉电和热插拔时可能出现的反向灌电；
• 主控、从设备与电平转换器引脚耐压；
• 外接线缆相对本地地的共模偏移；
• ESD器件的VRWM、极性、VC和漏电条件。

3.3 V总线可以评估3.3 V或更高VRWM器件，但不能只看标称电压。正常高电平必须与漏电、VBR和温度一起确认。

漏电流为什么会拉低I2C高电平

开漏释放后，上拉电阻提供的电流需要同时供给所有并联漏电路径。ESD二极管、从设备输入、电平转换器和板面污染的漏电会叠加。上拉阻值较大、温度较高或设备数量多时，微安级变化也可能影响高电平。

估算时可把总漏电乘以上拉电阻，得到由漏电引起的电压下降。随后检查芯片输入高电平门限和噪声余量。这个计算要用最坏温度下的最大漏电，不能只用25 ℃典型值。

漏电检查项包括：

• ESD器件在实际上拉电压下的IR；
• 断电从设备经保护结构反向灌电；
• 连接器污染和潮湿造成的板面漏电；
• 多个接口并联后的总和；
• ESD应力前后漏电是否变化。

结电容会怎样改变上升时间

I2C上升时间由上拉电阻和总线总电容共同决定。总电容包含芯片输入、走线、连接器、线缆和ESD二极管。保护器件Cj虽可能只有零点几皮法，但长线缆与多个节点叠加后，仍需统一预算。

ASIM阿赛姆ESD3V3R005TR为3.3 V单向阵列，典型Cj为0.5 pF，IPP为4 A，最大VC为13.5 V，SOT23封装。ESD5R005TR为5 V单向阵列，典型Cj为0.3 pF，IPP为4 A，最大VC为12 V。两款适用于不同上拉电压候选，最终还要核对内部拓扑与漏电规格。

如果电容预算很紧，也可评估单通道超低电容器件。ESD5E001TA为5 V双向器件，典型Cj为0.08 pF；但低电容不代表漏电和VC自动满足I2C控制器，需要继续查完整参数。

上拉电阻应该和ESD器件怎样配合

上拉电阻减小会加快上升，却增加低电平时的灌电流；阻值增大能省电，却让总线更容易受电容和漏电影响。ESD器件选定后，应按实际总电容和速率重新核对上拉。

可按以下步骤做样机验证：

1. 在最高总线速率、最长线缆和最大节点数下测SCL、SDA上升时间。
2. 记录常温与高温的高电平电压和待机电流。
3. 分别装上候选ESD器件，保持上拉和线缆不变做A/B比较。
4. 做热插拔、掉电设备挂线和总线恢复测试。
5. 完成ESD测试后复测波形与漏电，排除潜在损伤。

PCB布局怎样避免保护后仍掉线

保护器件靠近外接连接器，SCL与SDA先经过保护点再进入电平转换器或主控。器件回流就近落地，不要让静电电流经过I2C器件的地脚。两条线的串联电阻、焊盘和支路尽量一致。

常见布局问题有：

• 保护器件放在主控旁，连接器到器件之间留长线；
• 上拉电阻放在保护外侧，放电电流经电源轨扩散；
• 测试点形成长支路并增加电容；
• 线缆地只有一根细线，外接模块产生明显地偏移。

常见问题

I2C速率低，可以不管ESD电容吗？

不能完全忽略。速率越低余量越大，但长线缆、大上拉电阻和多节点会放大电容影响。

SCL和SDA可以使用同一型号吗？

通常可以，因为电压和速率相近；仍要确认两线连接结构与通道匹配。

上拉到5 V时能用3.3 V VRWM器件吗？

通常不应这样选。正常高电平可能让器件漏电或进入击穿边缘，应使用覆盖实际电压的型号。

ESD后总线被拉低，是器件短路吗？

有可能，也可能是从设备锁死或保护结构漏电上升。断开节点并测静态漏电可分段定位。

I2C外接口保护的判断顺序很清楚：先守住上拉电压，再把漏电和总电容算进信号余量，最后检查残压与回流。