MIPI DSI接口是否加ESD二极管，先看显示FPC和模组在整机里是否构成可接近的放电路径。完全封闭的内部连接，不必机械地把每个Lane都加保护；排线出口、显示窗口、可维修连接器或金属框架会把系统级ESD带到接口附近时，则需要评估入口保护。

DSI的高速差分Lane和低功耗状态共用线路，器件不能只按“高速低电容”筛，还要确认正常摆幅、极性和上电时序。

Cj只是通道预算的一部分

ESD器件结电容会加载Lane，但器件焊盘、过孔、FPC连接器和支路同样会影响阻抗与反射。标称Cj很低的器件，若被放在长T形支路末端，仍可能损失眼图余量。

筛选时可记录：

• Lane的最高速率、差分对数和PHY工作状态；
• Cj的典型或最大定义、测试频率和偏压；
• VRWM、VBR、VC及其对应的电流和波形；
• 差分两线的封装、焊盘和过孔是否对称；
• FPC长度、弯折、连接器和显示模组差异。

低电容候选怎样用

ASIM阿赛姆ESD5E001TA的VRWM为5 V、典型Cj为0.08 pF，适合纳入低电容单通道候选。ESD5X004SA为四通道阵列，VRWM为5 V、典型Cj为0.25 pF，采用DFN2010-5L封装。阵列能集中布局，但是否适合DSI要看Lane数量、内部拓扑与FPC扇出。

型号参数需要放在实际DSI PHY条件下理解。若器件VC、极性或正常工作窗口不匹配，即使Cj足够低也不能使用。

排线入口布局重点

1. 让ESD器件位于FPC连接器到主板的第一段，避免脉冲先沿主板高速线传播。
2. 差分对通过器件时保持直进直出，两线不要一长一短。
3. 回流端就近接入设计好的参考，不从显示模拟地或主控地深处绕行。
4. 避开背光开关、电源电感和强时钟节点，减少额外耦合。
5. 在目标显示模式下测试眼图、显示稳定性和整机ESD，而不是只做开机画面检查。

低功耗状态为什么要纳入审核

DSI线路在不同状态下的电压和驱动方式会变化。面板上电、关机、休眠和热插拔边界都可能与正常高速传输不同。外部显示模组先上电时，还要检查是否经ESD器件或芯片内部钳位产生反向供电。

只测持续显示时的波形，容易漏掉上电黑屏、偶发花屏或待机电流上升的问题。

常见问题

DSI和CSI能共用同一套ESD方案吗？

不应直接共用。两者的PHY、模组连接、暴露路径和性能边界可能不同，需分别审核。

阵列比单通道更容易保证匹配吗？

有利于器件一致性，但公共端、焊盘扇出和内部耦合仍会影响差分对称。

内部FPC没有外露，是否可以完全不做保护？

要结合结构、装配、维修和显示窗口路径判断。内部连接不等于没有ESD耦合风险。

显示正常但ESD后偶发花屏，先查哪里？

先记录放电点与模组状态，监测排线两端电源、复位和Lane，再判断是模组恢复、主控复位还是信号链受扰。

DSI保护选型完成后，应能解释器件为何放在这个入口、为什么这组Cj与电压窗口适合该PHY，并用整机与链路测试确认。