CMOS工艺简介

CMOS（互补式金属氧化物半导体）是一种在硅质晶圆上集成互补NMOS与PMOS器件的工艺。随着技术发展，电路尺寸缩小、栅氧化层变薄，为应对因芯片面积增加而外围环境不变的问题，需优化ESD保护性能。

ESD保护原理
ESD保护电路通过在芯片引脚间建立低阻旁路，将静电电流导向电源线并箝位电压，防止工作电路受损。其核心要求是：快速响应时避免自损，维持稳定性，并将附加影响（如输入延迟）控制在可接受范围内，同时确保正常工作时不触发。

CMOS ESD保护结构设计
ESD电流来自外部，保护结构通常位于PAD旁或I/O电路内部。典型I/O电路含输出驱动和输入接收器。与PAD直连的组件需通过低阻旁路（如电阻、二极管、双极性晶体管或MOS管）将电流分散至芯片各管脚。其中，NMOS因兼容CMOS工艺且寄生n-p-n晶体管可吸收大电流，常用于栅极接地NMOS（GGNMOS）。需注意：漏极-衬底雪崩产生的电子-空穴对可能引发碰撞电离导致器件损坏。可通过以下优化方案提升性能：

• 在GGNMOS间增加小尺寸多晶硅电阻以降低电压
• 采用二级保护（如输入端附近的小尺寸GGNMOS）增强箝位效果

全芯片ESD设计原则

1. 加宽VDD/VSS外围走线以减小电阻
2. 在VDD-VSS间设计电压箝位结构，芯片周边可布置多层保护并增加PAD
3. 保护结构的电源/地与内部走线分离，确保设计均匀性
4. 权衡ESD性能、芯片面积、电路特性（信号完整性、速度）及工艺容差
5. 通过阱/衬底接触泄放电流（增加接触点），或在PAD旁增设箝位结构

ESD保护的工艺影响
在亚微米工艺中，通过面积权衡可使ESD耐压超2500V满足商用需求。深亚微米时代，设计师可直接采用Foundry的标准ESD结构（附有严格设计规则），以便集中精力优化核心电路功能。