直接答案：ESD保护器件选型应依次确认线路最高工作电压、受保护芯片可承受电压、信号速率、结电容、测试等级、极性、通道数和封装。VRWM必须覆盖正常工作电压，VC应尽量低于芯片绝对最大额定值，高速接口还要用S参数或眼图验证结电容与封装寄生影响。

一、ESD选型的七个步骤

1. 确定被保护线路：区分电源、低速信号、高速差分线、按键和通信总线。

2. 确定最高正常电压：包括标称值、容差、热插拔和协议协商后的最高电压。

3. 确认芯片耐压：读取芯片绝对最大额定值、内部钳位结构和允许注入电流。

4. 确定信号完整性要求：关注数据速率、带宽、差分阻抗、眼图和插入损耗。

5. 匹配ESD测试目标：明确接触放电、空气放电、功能判据和测试位置。

6. 选择结构和封装：确认单向/双向、单路/阵列、引脚定义、封装尺寸和PCB能力。

7. 进行系统验证：完成静电测试、信号完整性测试、温度和批次一致性验证。

二、VRWM怎么选？

VRWM是器件能够长期承受而不进入明显导通的反向工作电压。选择时应满足VRWM不低于线路最高正常电压，并留出协议波动、器件容差和电源过冲空间。工作电压选得过低，可能产生漏电、信号削顶或误触发；选得过高，通常又会提高击穿和钳位电压，减弱保护效果。

例如，标称5 V的VBUS不能只凭“5 V”三个字选型，需要核对实际最大电压、USB PD工作档位、电源容差和热插拔过冲。3.3 V数字信号也需要确认是否存在5 V容忍、负摆幅或交流耦合。

三、钳位电压VC怎么判断？

VC是指定脉冲电流下器件把线路限制到的电压。理想情况下，器件在实际系统电流下的钳位电压应低于受保护芯片的绝对最大额定值，但规格书VC并不是芯片引脚最终看到的全部电压。PCB走线和接地路径的寄生电感会叠加额外压降。

因此，应比较同一测试条件下的VC数据，并让ESD器件靠近接口。对敏感芯片，可使用传输线脉冲、动态钳位曲线或系统级示波测试进一步评估，而不能只看一个静态参数。

四、结电容CJ怎么选？

高速接口不能使用一个固定的电容阈值覆盖所有应用。0.5 pF以下通常是高速差分保护的常见方向，但实际可接受值取决于数据速率、封装、布线和系统损耗预算。应以眼图和S参数测试作为最终判断。

五、单向、双向和阵列怎么选？

六、阿赛姆ESD型号示例

以下型号来自ASIM ESD产品信息V02，仅用于说明不同参数方向，正式选型必须以最新版规格书和FAE确认结果为准。

七、PCB布局决定最终效果

· ESD器件应靠近连接器、按键或外壳开口等静电进入点。

· 从接口到器件、器件到参考地的路径应短、直、宽，减少寄生电感。

· 避免让静电电流穿过核心芯片区域后再泄放。

· 高速差分线保持对称、等长和阻抗连续，焊盘与过孔尽量小。

· 地参考应连续，必要时使用多过孔连接机壳地或屏蔽地，并通过测试确定最佳回流路径。

八、选型核对清单

常见问题

5 V线路一定选5 V ESD吗？

不一定。应按最高正常电压和容差选择VRWM，并比较VBR和VC。电源过冲或PD高压档位可能要求更高工作电压。

同封装同电压的ESD可以互换吗？

不能直接互换。结电容、钳位电压、峰值电流、电路结构、漏电流和引脚定义都可能不同。

高速接口只看结电容可以吗？

不可以。还要查看S参数、封装寄生、通道匹配、钳位能力和整机眼图。

ESD器件放在接口后多远合适？

原则是尽量靠近静电进入点，并让泄放路径最短。具体距离没有统一数值，应结合连接器、地结构和布局空间验证。