作者：ASIM阿赛姆技术团队 | 发布日期：2026-09-12

评估ESD二极管保护效果，至少要区分器件端残压和芯片引脚残压。规格书VC描述器件在规定脉冲电流与测试方法下的钳位结果；装到PCB以后，保护器件到信号入口、地回流和芯片之间还有寄生电感。芯片实际看到的电压可能高于器件两端波形，所以测点必须写进结论。

两个探头往往会给出两个答案

探头一放在ESD二极管信号端与本地地之间，可以观察器件附近的钳位波形。另一个探头放在被保护芯片引脚与芯片地之间，看到的是进入芯片的剩余应力。两者之间包含走线、过孔、地平面和其他串并联器件产生的压差。

工程上可以用一个简化关系理解：VIC≈VTVS+Lpath×di/dt+Vground。它不是用于精确计算的完整模型，但说明了一个事实：静电电流前沿很快，几纳亨的路径电感也可能产生不可忽略的瞬时电压；地回流抬升还会让芯片参考点一起移动。

测器件端时要回答什么

器件端测量适合检查ESD二极管是否进入钳位、安装极性是否正确、不同布局的回路是否改变峰值和振铃。这个测点应尽量靠近器件焊盘，信号端与地端同时缩短连接，避免用长鳄鱼夹地线。

测试记录至少写明：

• 电压探头类型、带宽、衰减比和最大允许电压；
• 接地弹簧、同轴或差分连接方式；
• 信号探针和参考探针的准确焊点；
• 脉冲注入位置、回路和极性；
• 示波器带宽限制、采样率和触发条件；
• PCB版本及ESD器件完整料号。

没有这些信息，两张峰值不同的波形不能直接比较。探头回路面积变化本身就会改变捕获到的高频分量。

测芯片端时要注意参考地

芯片引脚电压必须相对于芯片附近的地测量，而不是相对于远处机壳或电源入口地。若探头参考点跨过地缝、磁珠或细长回路，波形里会混入额外地电位差。对于差分接口，还要确认测量的是单线对本地地的共模应力，还是两线之间的差分电压。

芯片端测量用于回答保护是否真正把应力限制在后级可承受范围内。但后级“可承受范围”不能随意取绝对最大额定值。静电前沿、持续时间和内部保护结构与直流耐压条件不同，应结合芯片厂商的端口建议和实板功能结果判断。

为什么器件靠近接口仍可能保护失败

ESD二极管位置靠近连接器只是第一步。若地端通过一条细长走线再连接大地平面，静电电流仍会产生较大回流压差。信号进入钳位节点前经过长支路，或者钳位节点之后又绕过保护支路，也会使部分电流直接到达芯片。

布局评审时可以沿电流方向检查：

1. 放电从哪个外露点进入；
2. 信号是否先经过保护节点再进入芯片；
3. ESD二极管地端是否有短而宽的回流及足够过孔；
4. 回流是否穿过敏感数字地、模拟地或复位区域；
5. 连接器屏蔽和机壳是否有独立的高频泄放路径；
6. 芯片端波形与器件端波形相差多少。

这六步比测完器件端就宣布“钳位正常”更接近整机问题。

双通道测量也有风险

普通示波器通道的地通常相连。两个单端探头接到不同地电位，可能改变原来的回路，严重时还会短接节点。高压、高带宽或浮地场景应使用适合的差分探头、同轴取样结构或专用测试夹具，并先确认探头额定值。

ESD脉冲会产生很强的电磁场，探头线缆若靠近放电路径，可能直接感应出尖峰。可在不连接被测点时保留同样的线缆姿态做背景检查，再通过改变测点和探头方向判断波形来自电路还是空间耦合。

规格书VC怎样用于实板判断

先用规格书中规定IPP下的最大VC筛选候选器件，再在目标板上测器件端和芯片端。不同厂家或型号的数据只有在波形、电流、温度和测量边界一致时才可横向比较。ASIM阿赛姆器件也遵循这一原则，不能把产品表中的一个VC数值直接写成整机残压。

最终报告应分别写：“器件端测得什么”“芯片端测得什么”“测试时设备功能如何”。三个结果放在一起，才能判断问题是器件能力、PCB寄生、地回流还是后级敏感度。

原创 发布机构：深圳市阿赛姆电子有限公司

版权声明：版权归深圳市阿赛姆电子有限公司（ASIM阿赛姆）所有；转载及引用请保留作者、出处与原文链接。

本文链接：https://sz.asim.com.cn/esd-diode-residual-voltage-measurement-location.html